パワーMOSFETは接合型と絶縁ゲート型にも分けられますが、通常は主に絶縁ゲート型MOSFET(Metal Oxide Semiconductor FET)を指し、パワーMOSFET(パワーMOSFET)と呼ばれます。接合型パワー電界効果トランジスタは一般に静電誘導トランジスタ（Static Induction Transistor - SIT）と呼ばれます。ドレイン電流を制御するゲート電圧、駆動回路がシンプル、必要な駆動電力が少なく、スイッチング速度が速く、動作周波数が高く、熱安定性が優れているという特徴があります。GTR、しかし、その電流容量は小さく、低電圧であり、一般に10kW以下のパワーエレクトロニクスデバイスの電力にのみ適用されます。
1. パワーMOSFETの構造と動作原理
パワーMOSFETのタイプ: 導電チャネルに応じて、PチャネルとNチャネルに分類できます。ゲート電圧の振幅に応じて次のように分類できます。枯渇タイプ。ゲート電圧がゼロの場合、導電チャネルの存在によるドレイン-ソース極間の距離が増加します。 N (P) チャネルデバイスの場合、導電チャネルが存在する前にゲート電圧がゼロより大きい (小さい) ため、パワー MOSFET は主に N チャネルで強化されます。
1.1 電力MOSFET構造
パワーMOSFETの内部構造と電気記号。その伝導に関与するのは 1 つの極性キャリア (ポリ) だけである、ユニポーラ トランジスタです。導通メカニズムは低電力MOSFETと同じですが、構造に大きな違いがあります。低電力MOSFETは水平導通デバイスであり、パワーMOSFETのほとんどは垂直導通構造であり、VMOSFET（垂直MOSFET）としても知られています。これにより、MOSFET デバイスの電圧と電流の耐性が大幅に向上します。
垂直導通構造の違いに応じて、VVMOSFETの垂直導通を達成するためにV字型の溝を使用することと、垂直導通二重拡散MOSFET構造を持つVDMOSFET(Vertical Double-diffused)に分けられます。MOSFET)、この論文では主に VDMOS デバイスの例として説明します。
六角形ユニットを使用したInternational Rectifier (International Rectifier) HEXFETなどの複数集積構造のパワーMOSFET。 Siemens (シーメンス) 正方形ユニットを使用した SIPMOSFET。 Motorola (モトローラ) TMOS は、「ピン」形状の配置による長方形のユニットを使用しています。
1.2 パワーMOSFETの動作原理
カットオフ: ドレイン-ソース極間と正電源、ゲート-ソース極間の電圧はゼロです。 PN 接合 J1 の間に形成された p ベース領域と N ドリフト領域が逆バイアスとなり、ドレイン-ソース極間には電流が流れません。
導電性: ゲート-ソース端子間に正の電圧 UGS が印加されると、ゲートは絶縁されるため、ゲート電流は流れません。ただし、UGS がUT (ターンオン電圧またはしきい値電圧) では、ゲート下の P 領域表面の電子の濃度が正孔の濃度よりも高くなり、P 型半導体が N 型に反転し、反転層であり、反転層は N チャネルを形成し、PN 接合 J1 が消滅し、ドレインとソースが導通します。
1.3 パワーMOSFETの基本特性
1.3.1 静的特性。
ドレイン電流 ID とゲート・ソース間電圧 UGS の関係は MOSFET の伝達特性と呼ばれ、ID の方が大きく、ID と UGS の関係はほぼ線形であり、その曲線の傾きが相互コンダクタンス Gfs として定義されます。 。
MOSFETのドレイン電圧・電流特性（出力特性）：カットオフ領域（GTRのカットオフ領域に相当）、飽和領域（GTRの増幅領域に相当）。非飽和領域（GTRの飽和領域に相当）。パワー MOSFET はスイッチング状態で動作します。つまり、カットオフ領域と非飽和領域の間で切り替わります。パワーMOSFETはドレイン・ソース端子間に寄生ダイオードがあり、ドレイン・ソース端子間に逆電圧が印加されると導通します。パワー MOSFET のオン状態抵抗は正の温度係数を持ち、デバイスが並列接続されている場合に電流を均等化するのに有利です。
1.3.2 動的特性評価;
そのテスト回路とスイッチングプロセスの波形。
電源投入プロセス。ターンオン遅延時間 td(on) - アップフロントの瞬間と、uGS = UT および iD が現れ始める瞬間との間の時間。立ち上がり時間 tr - uGS が uT から MOSFET が非飽和領域に入るゲート電圧 UGSP まで上昇する時間。 iD の定常状態の値は、ドレイン電源電圧、UE、およびドレインによって決まります。UGSP の大きさは、iD の定常状態の値に関係します。 UGS が UGSP に達した後、定常状態に達するまで up の作用を受けて上昇し続けますが、iD は変化しません。ターンオン時間ton - ターンオン遅延時間と立ち上がり時間の合計。
オフディレー時間 td(off) - タイムアップから iD がゼロまで減少し始め、Cin が Rs、RG を介して放電され、uGS が指数関数的に UGSP まで低下するまでの時間。
立ち下がり時間 tf - uGS が UGSP から下がり続け、iD が減少してから、uGS < UT でチャネルが消滅し ID がゼロになるまでの時間。ターンオフ時間 tooff - ターンオフ遅延時間と立ち下がり時間の合計。
1.3.3 MOSFET のスイッチング速度。
MOSFETのスイッチング速度とCinの充放電には大きな関係があり、ユーザーはCinを減らすことはできませんが、駆動回路の内部抵抗Rsを減らして時定数を減らし、スイッチング速度を速くすることができます。MOSFETはポリトロニック導電性にのみ依存しており、オリゴトロニックストレージ効果がないため、シャットダウンプロセスは非常に高速で、スイッチング時間は10～100ns、動作周波数は最大100kHz以上で、主要なパワーエレクトロニクスデバイスの中で最高です。
フィールド制御デバイスは、静止時にはほとんど入力電流を必要としません。ただし、スイッチングプロセス中に入力コンデンサを充電および放電する必要があり、それでもある程度の駆動電力が必要です。スイッチング周波数が高くなるほど、必要な駆動電力も大きくなります。
1.4 動的パフォーマンスの向上
デバイスの電圧、電流、周波数を考慮するデバイスのアプリケーションに加えて、デバイスを保護する方法、過渡的な変化でデバイスが損傷しないようにアプリケーションを習得する必要があります。もちろん、サイリスタは 2 つのバイポーラ トランジスタを組み合わせたもので、面積が大きいため大きな静電容量と結合しているため、dv/dt 能力はより脆弱になります。 di/dt の場合、拡張された伝導領域の問題もあるため、非常に厳しい制限も課せられます。
パワー MOSFET の場合はまったく異なります。その dv/dt および di/dt 能力は、多くの場合、(マイクロ秒あたりではなく) ナノ秒あたりの能力の観点から推定されます。しかし、それにもかかわらず、動的パフォーマンスには制限があります。これらは、パワーMOSFETの基本構造の観点から理解できます。
パワー MOSFET の構造とそれに対応する等価回路。デバイスのほぼすべての部分の静電容量に加えて、MOSFET には並列接続されたダイオードがあることを考慮する必要があります。見方によっては寄生トランジスタも存在します。 (IGBT にも寄生サイリスタがあるのと同じように)。これらは、MOSFET の動的動作の研究における重要な要素です。
まず第一に、MOSFET 構造に取り付けられた真性ダイオードには、ある程度のアバランシェ能力があります。これは通常、単一雪崩能力と反復雪崩能力の観点から表現されます。逆 di/dt が大きい場合、ダイオードは非常に速いパルス スパイクにさらされ、アバランシェ領域に入る可能性があり、アバランシェ能力を超えるとデバイスが損傷する可能性があります。他の PN 接合ダイオードと同様に、その動的特性を精査することは非常に複雑です。これらは、PN 接合が順方向に伝導し、逆方向に阻止するという単純な概念とは大きく異なります。電流が急速に低下すると、逆回復時間として知られる期間、ダイオードは逆阻止能力を失います。また、PN 接合が急速に導通する必要があり、非常に低い抵抗を示さない期間もあります。パワー MOSFET のダイオードに順方向注入が行われると、注入された少数キャリアもマルチトロニック デバイスとしての MOSFET の複雑さを増大させます。
過渡状態はライン状態と密接に関係しているため、アプリケーションではこの点に十分な注意を払う必要があります。対応する問題の理解と分析を容易にするために、デバイスについて深い知識を持つことが重要です。
投稿時刻: 2024 年 4 月 18 日
